蓝冠注册《Q374919》 通过加载特定于应用程序的配置数据a来配置Virtex-6 fpga

bitstream-into内存。Virtex-6 fpga可以从外部加载自己

非易失性存储设备或它们可以由外部智能源配置，例如

一种微处理器，DSP处理器，蓝冠 微控制器，PC机，或电路板测试器。在任何情况下，都有两个通用配置数据路径。第一个是串行数据路径，用于

尽量减少设备引脚的要求。第二个数据路径是8位、16位或32位

广泛的数据路径，蓝冠官网 用于更高的性能或访问(或链接)到行业标准

接口，理想的外部数据源，如处理器，或x8或x16并行闪存

内存。

像处理器和处理器外设，Xilinx fpga可以被重新编程

系统，按需，蓝冠注册 无限次。由于Xilinx FPGA配置数据存储在CMOS配置锁存器(CCLs)中，因此必须在关机后重新配置。比特流每次都通过特殊的配置引脚加载到设备中。