蓝冠官网《Q374919》计算应用程序长期以来一直使用浮点数字处理，包括许多CPU架构，它们在数学上优越并支持广泛的动态范围。

计算应用程序长期以来一直使用浮点数字处理，蓝冠 包括许多CPU架构，它们在数学上优越并支持广泛的动态范围。然而，大多数嵌入式应用程序传统上都使用定点处理。尽管大大增加了开发的复杂性(通常是浮点开发时间的三倍)，定点微处理器、dsp和fpga通常可以提供更低的功耗、更低的成本，而且对于fpga来说，可以提供更高的处理速度。

一种新的基于fpga的浮点流是可用的，它允许在浮点应用程序中实现与定点应用程序相同的高处理速率。一种可以与FPGA硬件紧密耦合的浮点协处理器也刚刚出现，允许硬件和软件都使用浮点数据处理。此外，蓝冠官网 这两种新功能仍然支持高吞吐量、定点处理的部分DSP数据路径不需要浮点处理的动态范围。其结果是一个处理平台，既提供了浮点处理和定点处理的优点，又提供了在硬件和软件之间无缝划分和优化实现的灵活性。

并行性是fpga等硬件解决方案的一个关键优势，但它通常不应用于浮点信号处理，因为较长的延迟使得矩阵分解等算法中的数据依赖难以管理。因此，所产生的系统提供了较差的性能水平，与其他平台如GPU或多核CPU架构没有竞争力。

Altera开发了一个浮点设计流程，克服了这些问题。与从单个操作符构建数据路径不同，整个数据路径被视为一个单独的功能，并排除了操作符之间的冗余。尾数表示可以转换为硬件友好的双补码，并扩展尾数宽度以减少规范化的频率。基本功能可以通过硬倍增器尽可能多地实现，它提供了保证的内部路由和定时，蓝冠注册 以及低功耗和延迟。新的技术可以应用于矩阵分解，通过重新构造算法来消除大多数数据依赖，因此并行——因此是高延迟——数据通路可以用于这些计算。

这种方法被称为“融合数据路径”，当与一个新的28nm可变精度DSP块结构相结合时，提供了极高的数据处理能力，在一个FPGA芯片上超过万亿次浮点运算。融合的数据通路技术已嵌入Altera的DSPBuilder设计套件中，允许充分利用Mathworks Matlab和Simulink的仿真和系统设计能力。这种FPGA在高性能浮点数方面的创新使得并行硬件架构的优势可以用于需要动态浮点数范围的高性能应用中。