蓝冠《Q374919》Virtex-6 fpga通过加载特定于应用程序的配置数据- a进行配置

bitstream-into内存。virtex – 6fpgas可以从外部加载自己

非易失性存储器设备或它们可以由外部智能源配置，如

一个微处理器、DSP处理器、蓝冠注册 微控制器、PC或板测试仪。在任何情况下，蓝冠 都有两种通用配置数据路径。第一个是串行数据通路，是用来

最小化设备引脚要求。第二个数据路径是8位、16位或32位

用于提高性能或访问(或连接)到行业标准的宽数据路径

接口，蓝冠官网 理想的外部数据源，如处理器，或x8-或x16并行闪存

内存。

与处理器和处理器外设一样，Xilinx FPGAs可以被重新编程

系统，按需，无限次数。由于Xilinx FPGA配置数据存储在CMOS配置锁存器(CCLs)中，因此必须在关机后重新配置。比特流每次通过特殊的配置引脚加载到设备中。