蓝冠招商《Q374919》随着FPGA器件性能复杂性的增加以及针对这些FPGA器件的相关设计，系统内调试很快就会成为FPGA设计周期中的瓶颈。本文描述了一种可以帮助减少系统内调试周期并提高设计质量的方法。

随着FPGA器件性能复杂性的增加以及针对这些FPGA器件的相关设计，蓝冠官网 系统内调试很快就会成为FPGA设计周期中的瓶颈。本文描述了一种可以帮助减少系统内调试周期并提高设计质量的方法。

任何类型的在系统内运行的半导体器件的调试都是一个具有挑战性和伤脑筋的经验。您祈求上天保佑，打开您的板，用您的设计加载FPGA，但是什么也没有发生——或者至少没有发生您期望看到的行为。在内心深处，你知道这一切会发生，但你曾希望第一次一切都能完美运转。

您忙于设计规范中的最新更改，而没有考虑在系统内运行时如何调试设计中的不同特性。现在，您将开始一项紧张而乏味的任务，即试图在正在运行的设备中隔离问题，可能是通过剥离部分设计并尝试硬塞进调试逻辑或FPGA供应商的嵌入式逻辑分析器(ELA)。

这可能是一个缓慢而艰苦的任务，蓝冠注册 需要等待FPGA编译完成以获得新的设计图像进行调试的长时间延迟。经验丰富的老手已经经历了许多次调试设计的压力，希望尽量减少在这种高压环境中花费的时间。他们避免在晚上和周末呆在实验室里试图找出问题的原因。

但这是如何实现的呢?这很简单:预先计划调试。将ASIC设计中常用的一些技术与硬件可编程性和FPGA供应商提供的系统内调试工具相结合。这是两全其美。

在系统内的调试要求应该建立到规范的FPGA设计。这应该包括如何在系统内验证设计中的每个主要模块。还应该包括有关数据类型的信息，蓝冠招商 这些数据类型可以用来判断块是否按预期操作。这可能包括系统级统计信息，如内存接口的效率、总线上的性能瓶颈分析和高速收发器接口上的误码率信息。该规范将详细说明用于捕获信息的系统内调试过程的技术和工具。这包括多少引脚，多少逻辑，多少内存被保留为系统内调试，以及FPGA调试工具应该在哪里使用和用户创建的调试逻辑。

调试策略的定义还应该包括用于访问调试数据的通道。主要的FPGA供应商提供的ELAs通常使用JTAG作为调试通道。设计工程师需要确定如何从他或她在设计中使用的调试逻辑中提取数据。他或她可以使用设备引脚，将其连接到ELA，或设计他或她自己的调试通道。一种技术是使用软处理器来控制调试过程和访问调试数据。