蓝冠《Q374919》 本应用说明旨在提供必要的基本指南，以允许终端用户正确地将各种类型的时钟技术互连到德州仪器高性能多处理器数字信号处理器。该文件涵盖了现有技术，蓝冠 并应与良好的工程实践结合使用。在可能的情况下，所有高性能设计都应该适当地建模，以确保最终产品的功能性。

本应用说明旨在为最终用户正确地将各种类型的时钟技术互连到德州仪器高性能多处理器数字信号处理器提供必要的基本指导。该文件涵盖了现有技术，并应与良好的工程实践结合使用。在可能的情况下，蓝冠官网 所有高性能设计都应该适当地建模，以确保最终产品的功能性。这个应用说明涵盖了交流和直流时钟耦合的一般概念，终端，和不正确的连接对DSP和选择的时钟源的影响。

备注 -在进行之前，请阅读整个应用说明，包括警告和免责声明。

有两种基本的方法连接时钟源到高性能DSP: AC-和dc -耦合。这不能与单端或差分时钟源混淆，或与终止方法，如串联或并行，处理更多的时钟标准和IO类型，而不是耦合。本应用说明将试图提供所需的基本信息，以正确选择时钟源，终止，并将其耦合到HPMP DSP。它还简要解释了不当时钟来源和耦合的影响。

2阈值水平

不同的接口标准使用不同的阈值水平。在本申请中，蓝冠注册 阈值水平应定义为两个不同的类别:输入和输出。

2.1输入水平

输入电平用来描述获得正确逻辑状态所必需的最小和最大阈值电平。在一个时钟源到DSP目的地拓扑的输入水平关注的是DSP(如果时钟缓冲器插入到时钟源和DSP之间，那么相同的概念将需要应用到所有目的地设备)。大多数时钟源供应商以及TI以以下方式定义输入电平:

Vil(最小值)- Vil最小值是低电平输入电压的最小正(最负)值，逻辑元件在规格限制范围内可以正常工作。

Vil(max) – Vil max是低电平输入电压的最大正(最小负)值，逻辑元件在其规格限制范围内可以正常工作。对于TI dsp，任何低于这个级别的输入逻辑值都被认为是逻辑-0。

Vih(min) – Vih min是高电平输入电压的最小正(最负)值，逻辑元件在规格限制范围内可以正常工作。对于TI dsp，任何高于此级别的逻辑级别都被认为是逻辑1。

Vih max是高电平输入电压的最大正(最小负)值，逻辑元件在规格限制范围内可以正常工作。

2.2的产出水平

输出电平用于描述时钟源输出到DSP时所提供的最小和最大阈值电平。这些级别是获得正确逻辑状态所必需的最小值和最大值。在时钟源到DSP的目的地拓扑中，关注的输出水平是时钟，时钟缓冲器，或振荡器)之间的时钟源和DSP。大多数时钟源供应商以及TI以以下方式定义输入电平:

Vol(min) – Vol min是低电平输出电压的最小正(最负)值，逻辑元件在规格限制范围内可以正常工作。最大Vol(max) -最大Vol是低电平输出电压的最大正(最小负)值，逻辑元件在其规格限制范围内可以正常工作。对于TI dsp，任何低于这个级别的输入逻辑值都被认为是逻辑-0。

Voh(最小值)- Voh最小值是高电平输出电压的最小正(最负)值，逻辑元件在规格限制范围内可以正常工作。对于TI时钟源，任何高于该电平的逻辑电平都被认为是逻辑1。

Voh(max) – Voh max是高电平输出电压的最大正(最小负)值，逻辑元件在规格限制范围内可以正常工作。

注 -TI数据表通常不指定VOH，只列出Vo。